 |
Home > > |
1. 제 목 : VHDL을 이용한 반도체 설계
2. 교육일시 : 2010년 10월 13일(수) ~ 10월 14일(목) 10:00 ~ 17:00
3. 교육장소 : 경북대학교 IT대학 3호관(공대11호관) 103호
4. 강 사 : 강준우 교수(한국외국어대)
5. 수강대상 : 학부생, 대학원생, 기업체
6. 강의내용 : - 디지털시스템 설계 개요
- VHDL 개요
- 조합논리회로의 VHDL 설계
- 순차논리회로의 VHDL 설계
- 계층적 시스템 설계
- VHDL 문법
- VHDL 모델의 에러분석
- VHDL 모델의 자동합성
- FPGA 구현과 설계도구의 활용
- FPGA 시험 및 평가
7. 수 강 료 : 학생 - 40,000원, 교수 및 산업체 - 60,000원
(선등록 할인 : 강좌시작 일주일 전(10월6일)까지 입금 시 수강료의 25% 할인)
8. 신청방법 : http://www.asic.net 또는 http;//idec.knu.ac.kr에서 신청,
자세한 방법은 홈페이지 수강신청 메뉴 참조
9. 문 의 : 전화) 950-6857~8, 팩스) 954-6857
E-mail)idec@ee.knu.ac.kr
